基于VERILOG HDL的FPGA设计与工程应用【2025|PDF下载-Epub版本|mobi电子书|kindle百度云盘下载】

基于VERILOG HDL的FPGA设计与工程应用PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 PLD/FPGA简介1

1.1 可编程逻辑器件简介1

1.2 可编程逻辑器件的发展历史2

1.3 FPGA/CPLD的基本结构3

1.3.1 FPGA的基本结构3

1.3.2 CPLD的基本结构9

1.3.3 FPGA和CPLD的比较11

1.4 FPGA/CPLD的设计流程12

1.4.1 PLD开发软件13

1.4.2 PLD/FPGA的分类和使用13

1.5 小结15

第2章 Verilog HDL介绍16

2.1 硬件描述语言简介16

2.1.1 Verilog HDL的特点17

2.1.2 Verilog HDL的设计流程简介19

2.2 Verilog模块的基本概念和结构20

2.2.1 Verilog模块的基本概念20

2.2.2 Verilog HDL模块的基本结构26

2.3 数据类型及其常量及变量28

2.4 运算符及表达式32

2.4.1 算术运算符32

2.4.2 关系运算符33

2.4.3 逻辑运算符34

2.4.4 按位逻辑运算符35

2.4.5 条件运算符36

2.4.6 移位运算符37

2.4.7 拼接运算符37

2.4.8 缩减运算符37

2.5 条件语句和循环语句38

2.5.1 条件语句38

2.5.2 case语句40

2.5.3 while语句41

2.5.4 for语句42

2.6 结构说明语句42

2.6.1 initial语句43

2.6.2 always语句43

2.6.3 task和function语句44

2.7 系统函数和任务47

2.7.1 标准输出任务47

2.7.2 仿真控制任务47

2.7.3 时间度量系统函数48

2.7.4 文件管理任务48

2.8 小结48

第3章 Altera FPGA设计50

3.1 Altera高密度FPGA50

3.1.1 主流高端FPGA——Stratix系列50

3.1.2 内嵌高速串行收发器的FPGA Stratix GX系列59

3.2 Altera的Cyclone系列低成本FPGA65

3.2.1 新型可编程架构66

3.2.2 嵌入式存储资源67

3.2.3 专用外部存储接口电路68

3.2.4 支持的接口和协议70

3.2.5 锁相环的实现72

3.2.6 I/O特性73

3.2.7 Nios Ⅱ嵌入式处理器74

3.2.8 配置方案75

3.3 Altera的MAX Ⅱ系列CPLD器件75

3.4 Quartus Ⅱ软件综述76

3.4.1 Quartus Ⅱ软件的特点及支持的器件77

3.4.2 Quartus Ⅱ软件的工具及功能简介79

3.4.3 Quartus Ⅱ软件的用户界面81

3.5 设计输入84

3.5.1 建立工程84

3.5.2 建立设计86

3.6 综合90

3.7 布局布线95

3.8 仿真99

3.9 编程与配置103

3.10 小结106

第4章 FPGA组合逻辑设计技术107

4.1 基于HDL的FPGA设计流程概述107

4.2 简单的触发器设计110

4.2.1 RS触发器设计111

4.2.2 D触发器设计114

4.3 74系列数字电路设计116

4.3.1 Verilog设计实例117

4.3.2 原理图设计实例118

4.4 综合组合逻辑电路设计120

4.5 一个简单的数字输入／输出组合电路设计122

4.6 乘法器设计124

4.6.1 使用Quartus Ⅱ中的LPM设计乘法器124

4.6.2 使用Verilog HDL描述二进制乘法器129

4.7 除法器设计134

4.8 小结138

第5章 FPGA的硬件设计技术139

5.1 电源设计技术139

5.2 CPLD中GCLK和OE的处理144

5.3 锁相环的设计145

5.3.1 锁相环工作原理145

5.3.2 内置锁相环器件146

5.4 IO接口的设计148

5.5 FPGA高速PCB的设计技术152

5.6 PLD器件下载器的设计157

5.6.1 Altera公司ByteBlaster下载器设计157

5.6.2 Xilinx公司下载器设计160

5.7 FPGA配置器件设计161

5.8 小结168

第6章 基于Nios Ⅱ的SOPC系统设计169

6.1 SOPC简介169

6.2 Nios Ⅱ软核SOPC系统及组件170

6.2.1 Nios Ⅱ软核嵌入式处理器174

6.2.2 Avalon总线175

6.2.3 外围设备177

6.3 Nios Ⅱ软核SOPC系统开发环境177

6.3.1 硬件开发环境178

6.3.2 软件开发环境179

6.4 简单SOPC硬件系统开发180

6.4.1 基于Nios Ⅱ的SOPC硬件系统开发流程181

6.4.2 使用SOPC Builder创建Nios Ⅱ系统模块182

6.4.3 集成Nios Ⅱ系统到Quartus Ⅱ工程185

6.4.4 Quartus Ⅱ工程编译189

6.4.5 编程下载192

6.5 SOPC软件开发194

6.5.1 SOPC软件开发环境综述195

6.5.2 HAL系统库200

6.5.3 使用Nios Ⅱ IDE建立用户应用程序218

6.6 小结228

第7章 NiosⅡ SOPC系统设计实例229

7.1 创建最简单的NiosⅡ SOPC系统229

7.1.1 NiosⅡ处理器的设计229

7.1.2 Hello_LED程序的编写246

7.1.3 固件下载与软件程序下载253

7.2 Nios Ⅱ片外存储器设计256

7.2.1 SDRAM存储器257

7.2.2 SRAM存储器261

7.2.3 Flash存储器270

7.3 Nios Ⅱ设计进阶278

7.3.1 JTAG UART通信278

7.3.2 通用I/O285

7.3.3 Timer定时器中断291

7.3.4 UART串行通信296

7.4 小结302

第8章 系统时序逻辑设计技术303

8.1 数字电路设计中的基本概念303

8.1.1 建立时间和保持时间303

8.1.2 FPGA中的竞争和冒险现象304

8.1.3 如何处理毛刺305

8.2 清除和置位信号306

8.3 触发器和锁存器307

8.4 FPGA设计中的同步设计308

8.5 FPGA设计中延时电路的产生311

8.6 小结314

第9章 基于FPGA的IP核设计技术315

9.1 IP核的简介315

9.2 在FPGA上实现软核设计317

9.2.1 IP软核设计流程主要步骤317

9.2.2 IP软核验证流程317

9.3 SPI通信总线318

9.3.1 SPI简介319

9.3.2 SPI的工作模式319

9.3.3 SPI的系统构成320

9.3.4 SPI的传输模式320

9.4 SPI IP核设计技术322

9.4.1 SPI系统框架322

9.4.2 设计流程322

9.4.3 系统功能323

9.4.4 SPI接口框架323

9.4.5 各部分结构的具体实现324

9.5 SPI接口功能的实现及仿真337

9.5.1 SPI主模块337

9.5.2 SPI从模块341

9.5.3 单片机模块341

9.5.4 仿真结果341

9.6 小结344

第10章 FPGA的数据采集系统设计345

10.1 数据采集系统简介345

10.1.1 数据采集系统结构345

10.1.2 数据采集卡347

10.2 基于PCI总线的数据采集卡349

10.2.1 基于PCI总线的数据采集卡设计与实现349

10.2.2 FPGA详细设计351

10.2.3 硬件电路的设计与实现355

10.3 小结364

第11章 基于FPGA的硬件在回路仿真器设计365

11.1 汽车ABS ECU开发概述365

11.2 SOPC技术在硬件在回路仿真系统中的应用369

11.3 硬件在回路仿真器的硬件设计与实现370

11.3.1 总体方案的设计370

11.3.2 硬件在回路仿真器的硬件设计371

11.3.3 硬件在回路仿真器的SOPC设计374

11.4 硬件在回路仿真器的软件设计与实现383

11.4.1 硬件在回路仿真器软件流程383

11.4.2 汽车动力学模型移植385

11.4.3 仿真器和上位机通信的程序设计386

11.4.4 仿真器和ECU通信程序的设计388

11.5 硬件在回路仿真器的应用与测试389

11.5.1 硬件在回路仿真系统构架389

11.5.2 仿真器的应用实例390

11.6 小结391

附录 SPI IP核代码393