多电压CMOS电路设计【2025|PDF下载-Epub版本|mobi电子书|kindle百度云盘下载】

多电压CMOS电路设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章绪论1

1.1集成电路的发展3

1.2本书概述12

第2章CMOS集成电路的功耗来源16

2.1动态开关功耗16

2.2泄漏功率19

2.2.1亚阈值漏电流19

2.2.2栅氧漏电流25

2.3短路功率35

2.4静态直流功率39

第3章电源电压和阈值电压的缩放技术41

3.1动态电源电压缩放44

3.2多电源电压CMOS46

3.3阈值电压缩放49

3.3.1体偏置技术53

3.3.2多阈值电压CMOS68

3.4多电源和多阈值电压CMOS71

3.5动态电源和阈值电压缩放74

3.6多电压和多时钟域电路76

3.7小结77

第4章低压电源79

4.1线性DC-DC变换器81

4.2开关电容DC-DC变换器84

4.3开关型DC-DC变换器85

4.3.1降压变换器的工作原理85

4.3.2开关型DC-DC变换器的功率降低技术88

4.4小结89

第5章片上集成的降压变换器91

5.1降压变换器的电路模型92

5.1.1与MOSFET相关的功率损耗93

5.1.2与滤波电感相关的功率损耗94

5.1.3与滤波电容相关的功率损耗95

5.1.4降压变换器的总功耗95

5.2降压变换器的效率分析95

5.2.1全局最大效率的电路分析96

5.2.2有限滤波电容的电路分析99

5.2.3输出电压纹波限制100

5.3仿真结果103

5.4小结104

第6章低电压摆幅单片式DC-DC变换器105

6.1低电压摆幅降压变换器的电路模型106

6.1.1MOSFET的功耗106

6.1.2MOSFET的模型109

6.1.3滤波电感的功耗109

6.2低电压摆幅的降压变换器的分析110

6.2.1全局最大效率的满摆幅电路分析111

6.2.2全局最大效率的低摆幅电路分析112

6.3小结115

第7章高输入电压降压型DC-DC变换器117

7.1共源共栅桥电路119

7.1.1输入电压高达2Vmax的共源共栅桥电路119

7.1.2输入电压高达3Vmax的共源共栅桥电路120

7.1.3输入电压高达4Vmax的共源共栅桥电路120

7.2高输入电压单片式开关DC-DC变换器123

7.2.1共源共栅DC-DC变换器的工作原理123

7.2.2输入电压高达2Vmax的DC-DC变换器的效率特性125

7.2.3输入电压高达3Vmax的DC-DC变换器的效率特性126

7.3小结127

第8章多电源电压集成电路内的信号传输129

8.1高速、低功率电压接口电路130

8.2电压接口电路的仿真结果131

8.3实验结果134

8.4小结135

第9章带有可变阈值保持管的多米诺逻辑电路136

9.1标准多米诺逻辑电路137

9.1.1标准多米诺逻辑电路原理137

9.1.2抗噪声干扰、延时和能量折中139

9.2可变阈值电压保持管多米诺逻辑电路141

9.2.1可变阈值电压保持管142

9.2.2动态体偏置发生器143

9.3仿真结果144

9.3.1带有可变阈值电压保持管的多输出多米诺进位产生器144

9.3.2带有可变阈值电压保持管的时钟延时多米诺逻辑149

9.3.3动态体偏置产生器的能量开销151

9.4正向和反向体偏置保持管多米诺逻辑153

9.4.1带有正向和反向体偏置保持管的时钟延时多米诺逻辑153

9.4.2应用于保持晶体管的正向和反向体偏置的技术缩放特性156

9.5小结157

第10章动态电路亚阈值漏电流特性159

10.1与状态相关的亚阈值漏电流特性160

10.2抗噪声能力165

10.3在活动模式时的功率和延时特性168

10.4双阈值电压CMOS电路170

10.5小结173

第11章睡眠开关双阈值多米诺逻辑175

11.1现有的睡眠模式电路技术176

11.2使用睡眠开关的双阈值多米诺逻辑178

11.3仿真结果179

11.3.1亚阈值泄漏能量的减小180

11.3.2多米诺逻辑电路里的堆叠效应181

11.3.3活动模式时的延迟和功率降低183

11.3.4睡眠／唤醒的延迟和能量开销184

11.4抗噪声补偿187

11.5小结190

第12章总结192

参考文献197